Realizace bezdrátového systému pomocí ovladače RF výkonového zesilovače

V současné době je možné realizovat vysokofrekvenční / vysokovýkonné budiče 8Vpp a pulzní šířkové modulace na základě technologie CMOS 1.2V 65nm. V rozsahu provozních kmitočtů 0.9 až 3.6 GHz může čip poskytnout maximální výkyv výstupu 8.04Vpp na zátěž 50Ω při provozním napětí 9V. To umožňuje ovladačům CMOS přímé připojení a řízení výkonových tranzistorů, jako jsou LDMOS a GaN. Maximální odpor tohoto ovladače je 4.6 Ω. Rozsah řízení pracovního cyklu měřený na 2.4 GHz je 30.7% až 71.5%. Použitím nového zařízení MOS pro odtok tenké vrstvy oxidu může ovladač dosáhnout spolehlivého vysokonapěťového provozu a toto nové zařízení nevyžaduje při implementaci technologií CMOS další náklady.

Moderní bezdrátová ruční komunikační rádia (včetně vysokofrekvenčních (RF) výkonových zesilovačů (PA)) jsou implementována v hlubokém submikronovém CMOS. V systémech bezdrátové infrastruktury je však z důvodu potřeby vyšších úrovní výstupního výkonu nutné dosáhnout RF PA pomocí křemíkových LDMOS nebo hybridních technologií (jako je GaA a pokročilejší GaN). Pro příští generaci rekonfigurovatelných infrastrukturních systémů Jinými slovy se zdá, že přepínací režim PA (SMPA) poskytuje požadovanou flexibilitu a vysoký výkon pro vícepásmové vícepásmové vysílače. Avšak pro připojení vysoce výkonných tranzistorů používaných v SMPA základnové stanice ke všem digitálním modulům CMOS vysílače je nutný širokopásmový RF CMOS ovladač schopný generovat vysokonapěťový (HV) výkyv. To nejen může dosáhnout lepšího výkonu vysoce výkonného tranzistoru, ale také může přímo použít digitální zpracování signálu k řízení požadovaného průběhu pulzu vstupního SMPA vstupu, čímž se zlepší celkový výkon systému.

Designová výzva

Vstupní kapacita LDMOS nebo GaN SMPA je obvykle několik pikofarád a musí být řízena pulzním signálem s amplitudou vyšší než 5Vpp. Ovladač SMPA CMOS proto musí poskytovat vysokofrekvenční i vysokofrekvenční výkon na úrovni wattů. Bohužel hluboký sub-mikronový CMOS představuje mnoho výzev pro realizaci vysokonapěťových a vysoce výkonných zesilovačů a ovladačů, zejména extrémně nízké maximální provozní napětí (tj. Nízké poruchové napětí způsobené problémy se spolehlivostí) a pasivní pasivy s velkými ztrátami. Zařízení (například pro transformaci impedance).

Stávající řešení

Existuje mnoho metod pro implementaci obvodů vysokého napětí. Lze použít technická řešení (například oxid s více hradly), která mohou realizovat vysokonapěťové toleranční tranzistory, ale cena je nákladná, protože výrobní proces je nákladný a k základnímu procesu CMOS je nutné přidat další masky a kroky zpracování, takže toto řešení není ideální. Kromě toho lze za účelem spolehlivého zvýšení tolerance vysokého napětí použít schéma zapojení, které používá pouze standardní tranzistory základní linky (pomocí tenkých / tlustých oxidových zařízení). Ve druhé metodě jsou nejběžnějšími příklady stohování zařízení nebo sériové katody. Složitost a výkonnost RF však mají velká omezení, zejména když se počet sériově připojených katodových (nebo skládaných) zařízení zvýší na 2 nebo více. Dalším způsobem, jak implementovat vysokonapěťové obvody, je použití tranzistorů s efektem pole s odtokem (EDMOS) v základní technologii CMOS, jak je popsáno v tomto článku.

Nové řešení

Zařízení pro prodloužení odtoku je založeno na inteligentní elektroinstalační technologii, která těží z realizace velmi jemných rozměrů v oblastech ACTIVE (křemík), STI (oxid) a GATE (polykřemík) a použití základních linií bez dalších nákladů Technologie CMOS realizuje dva vysokonapěťové toleranční tranzistory, PMOS a NMOS. Přestože je vysokofrekvenční výkon těchto zařízení EDMOS ve skutečnosti nižší ve srovnání se standardními tranzistory používajícími tento proces, lze je stále používat v celém vysokonapěťovém obvodu kvůli eliminaci důležitých ztrátových mechanismů spojených s jinými ekvivalentními obvody vysokého napětí (například sériové katody) ) Dosáhnout vyššího celkového výkonu.

Proto topologie ovladače CMOS vysokého napětí popsaná v tomto článku používá zařízení EDMOS, aby se zabránilo stohování zařízení. Ovladač RF CMOS využívá zařízení EDMOS s tenkou vrstvou oxidu a je vyráběn základním procesem CMOS s nízkou pohotovostní energií 65 nm a nejsou nutné žádné další kroky nebo procesy masky. U PMOS a NMOS přesahuje fT měřená na těchto zařízeních 30 GHz a 50 GHz a jejich průrazné napětí je omezeno na 12V. Vysokorychlostní ovladače CMOS bezprecedentně dosáhly výstupního švihu 8 Vpp až do 3.6 GHz. Taková širokopásmová mezera založená na SMPA poskytuje řízení.

Obrázek 1 je schematický diagram struktury zde popsaného ovladače. Koncový stupeň zahrnuje střídač na bázi EDMOS. Zařízení EDMOS mohou být přímo poháněna nízkonapěťovými vysokorychlostními standardními tranzistory, což zjednodušuje integraci koncového stupně a dalších digitálních a analogových obvodů CMOS na jednom čipu. Každý tranzistor EDMOS je poháněn zúženou vyrovnávací pamětí (vyrovnávací paměť A a B na obrázku 1) implementovanou 3 stupni měniče CMOS. Tyto dvě vyrovnávací paměti mají různé úrovně stejnosměrného proudu, aby bylo zajištěno, že každý střídač CMOS může pracovat stabilně při napětí 1.2 V (omezeno technologií, tj. VDD1-VSS1 = VDD0-VSS0 = 1.2 V). Aby bylo možné použít různá napájecí napětí a umožnit stejný střídavý provoz, mají obě vyrovnávací paměti přesně stejnou strukturu a jsou zabudovány do samostatné vrstvy Deep N-Well (DNW). Výstupní kývání ovladače je určeno VDD1-VSS0 a libovolnou hodnotu, která nepřekračuje maximální průrazné napětí zařízení EDMOS, lze zvolit libovolně, zatímco provoz interního ovladače zůstane nezměněn. Obvod posunu úrovně DC může oddělit vstupní signál každé vyrovnávací paměti.

Obrázek 1. Schematické znázornění obvodu pohonu RF CMOS a odpovídajících průběhů napětí.

Další funkcí ovladače CMOS je ovládání šířky pulzu výstupní obdélníkové vlny, která je realizována modulací šířky impulzu (PWM) pomocí technologie variabilního předpětí brány. Řízení PWM pomáhá dosáhnout funkcí jemného doladění a ladění, čímž zvyšuje výkon pokročilých zařízení SMPA. Úroveň předpětí prvního měniče (M3) vyrovnávacích pamětí A a B může pohybovat nahoru / dolů po RF sinusovém vstupním signálu s odkazem na spínací práh samotného měniče. Změna zkreslení napětí změní šířku výstupního impulzu měniče M3. Poté bude signál PWM přenášen prostřednictvím dalších dvou střídačů M2 a M1 a kombinován ve výstupním stupni (EDMOS) RF ovladače.